本申請(qǐng)公開了一種基于FPGA的集成電路原型驗(yàn)證系統(tǒng)及方法，包括：數(shù)據(jù)獲取模塊、數(shù)據(jù)轉(zhuǎn)化模塊、數(shù)據(jù)功能性能檢測(cè)模塊、數(shù)據(jù)功能修正模塊和數(shù)據(jù)綜合結(jié)果模塊；通過獲取待測(cè)試文件或待測(cè)試程序，轉(zhuǎn)化成指定形式的測(cè)試文件或待測(cè)試程序；對(duì)指定形式的測(cè)試文件或待測(cè)試程序進(jìn)行功能和性能的驗(yàn)證，并修正，再次驗(yàn)證，進(jìn)行數(shù)據(jù)查詢并將結(jié)果按照設(shè)定形式進(jìn)行展示；有效的解決了于FPGA的集成電路原型驗(yàn)證中某個(gè)模塊存在問題，需要修改重新驗(yàn)證，那么需要將整個(gè)系統(tǒng)重新綜合，重新綜合的時(shí)間長(zhǎng)，效率低以及在某個(gè)缺陷修復(fù)或者添加了某項(xiàng)新功能以后，可能會(huì)引入新的缺陷的問題，本申請(qǐng)具有廣闊的推廣空間和使用價(jià)值。