集成測(cè)試系統(tǒng)上電復(fù)位裝置，涉及一種集成測(cè)試系統(tǒng)上電復(fù)位裝置。為了解決目前集成測(cè)試系統(tǒng)的上電復(fù)位可靠性總是存在不穩(wěn)定的情況的問題。它包括：CPU控制芯片，用于從Flash存儲(chǔ)器中啟動(dòng)bootloader初始化CPU的各個(gè)寄存器；還用于讀取DDR2模塊的集成測(cè)試系統(tǒng)的各個(gè)外設(shè)模塊的固定地址，并判斷所述地址的值是否為預(yù)設(shè)定值，若否，向所述地址寫入預(yù)設(shè)值，并將復(fù)位信號(hào)通過PXIe接口模塊發(fā)送給集成測(cè)試系統(tǒng)的各個(gè)外設(shè)模塊，若是，繼續(xù)啟動(dòng)集成測(cè)試系統(tǒng)；PXIe接口模塊，用于連接CPU控制芯片與集成測(cè)試系統(tǒng)的各個(gè)外設(shè)模塊互相通訊；DDR2模塊，用于存儲(chǔ)可靠性復(fù)位判斷標(biāo)志。用于鋰集成測(cè)試系統(tǒng)可靠性復(fù)位。