本發(fā)明涉及一種半導(dǎo)體器件及其制備方法、電子裝置。所述方法包括步驟S1:提供半導(dǎo)體襯底,所述半導(dǎo)體襯底包括邏輯區(qū)和有源區(qū),所述邏輯區(qū)和所述有源區(qū)中形成有在邏輯區(qū)NMOS、有源區(qū)NMOS和有源區(qū)PMOS中去除虛擬柵極之后形成的凹槽;步驟S2:在所述凹槽中形成高K介電層;步驟S3:在所述有源區(qū)NMOS和所述有源區(qū)PMOS的所述高K介電層上形成
功能材料層,以分別作為所述有源區(qū)NMOS的第一覆蓋層和所述有源區(qū)PMOS的第一功函數(shù)層;步驟S4:在所述有源區(qū)PMOS上形成第二覆蓋層和第二功函數(shù)層;步驟S5:在所述邏輯區(qū)NMOS、所述有源區(qū)NMOS和所述有源區(qū)PMOS上沉積NMOS功函數(shù)層和粘結(jié)膠層;步驟S6:沉積導(dǎo)電材料,以覆蓋所述粘結(jié)膠層同時填充所述凹槽。
聲明:
“半導(dǎo)體器件及其制備方法、電子裝置” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)