本發(fā)明公開了一種適用于多
芯片失效分析的LPDDR晶圓RDL設(shè)計方法,屬于半導體封裝領(lǐng)域,包括以下步驟:S1:基于常規(guī)LPDDR RDL設(shè)計,增加鍵合焊位;S2:設(shè)計封裝基板,增加若干用于DIE連接的基板正面金手指;S3:進行封裝,并將鍵合焊位與基板正面金手指連接S4:測量電阻,通過電阻測試判斷DIE狀態(tài),完成設(shè)計。只需要在設(shè)計原始RDL布線時候,同步新增如下1條RDL走線即可;圍繞DIE四周新增1條不封閉的口字型走線和2個鍵合焊墊(焊墊開窗位置需尋找合適位置,不影響原始產(chǎn)品RDL布線即可),通過走線電阻的測量數(shù)據(jù)來判定DIE是否有開裂,無需專門測試機器,只需要使用萬用表或者簡易測試設(shè)備來測試電阻即可判定多芯片堆疊中存在某一顆DIE開裂。
聲明:
“適用于多芯片失效分析的LPDDR晶圓RDL設(shè)計方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)