一種用于半導(dǎo)體設(shè)備的測試方法,所述半導(dǎo)體設(shè)備設(shè)置有使用由第一編碼和第二編碼組成的乘積碼以實(shí)現(xiàn)存儲器的糾錯的ECC電路,所述測試方法包括以下步驟:獲得通過分別根據(jù)第一編碼和第二編碼的獨(dú)立校正操作實(shí)現(xiàn)的第一通過/失效確定結(jié)果和第二通過/失效確定結(jié)果;將該結(jié)果分別記錄在第一失效存儲器和第二失效存儲器中;執(zhí)行與第一失效存儲器的內(nèi)容與第二失效存儲器的內(nèi)容有關(guān)的指定邏輯運(yùn)算,如與運(yùn)算;并根據(jù)邏輯運(yùn)算的結(jié)果,對失效位和潛在失效位進(jìn)行補(bǔ)救。
聲明:
“半導(dǎo)體設(shè)備及其測試方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)