本發(fā)明提供一種基于ATE的FPGA配置芯片的測(cè)試方法，其特征在于，包括：設(shè)定器件工作電源、輸入電平、輸出電平、參考電平、負(fù)載電流的值，設(shè)定器件的上電次序，設(shè)定器件的地址信號(hào)、控制信號(hào)和數(shù)據(jù)信號(hào)的數(shù)據(jù)格式、時(shí)序、通道和控制寄存器的分配，分別進(jìn)行全芯片的擦除與驗(yàn)證、單個(gè)扇區(qū)的擦除與驗(yàn)證、寫狀態(tài)寄存器驗(yàn)證、讀芯片ID驗(yàn)證、全芯片存儲(chǔ)單元的讀寫功能驗(yàn)證、寫保護(hù)驗(yàn)證、直流參數(shù)驗(yàn)證以及交流參數(shù)驗(yàn)證。本發(fā)明提出的基于ATE的FPGA配置芯片的測(cè)試方法，基于T5385ES超大規(guī)模集成電路存儲(chǔ)器測(cè)試系統(tǒng)，針對(duì)EPCS16SI8N編寫專用的測(cè)試圖形，完成對(duì)EPCS16SI8N的測(cè)試，檢測(cè)其可能存在的失效模式。