本發(fā)明公開了一種高速緩存失效的處理器訪存指令處理方法,該方法包括:利用全修改CACHE塊節(jié)省訪存帶寬,通過預(yù)測失效的存數(shù)指令寫高速緩存還是寫低層存儲(chǔ)系統(tǒng),充分發(fā)揮兩種處理方法的優(yōu)點(diǎn)。本發(fā)明減少了失效存數(shù)指令造成的存儲(chǔ)管理隊(duì)列發(fā)生阻塞的頻繁程度,避免了額外硬件開銷,節(jié)省訪存帶寬,降低了CACHE的失效率,實(shí)現(xiàn)存數(shù)指令對(duì)后面同一CACHE塊的取數(shù)指令的預(yù)取作用。
聲明:
“高速緩存失效的處理器訪存指令處理方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)