本發(fā)明提供的基于FPGA的主備時鐘相位對齊裝置及方法,延時器用于實現(xiàn)對所述主用板時鐘和所述備用板時鐘的可控精細延時調(diào)整,檢測器用于實現(xiàn)延時后所述主用板時鐘和所述備用板時鐘相位關(guān)系的檢測,并將檢測結(jié)果輸出給控制器,所述控制器用于實現(xiàn)檢測結(jié)果的決策并發(fā)出控制命令給所述延時器以完成所述主用板時鐘和所述備用板時鐘相位關(guān)系調(diào)整,在FPGA內(nèi)即可實現(xiàn),能夠有效的降低系統(tǒng)設(shè)計復(fù)雜度,實現(xiàn)主備倒換業(yè)務(wù)無損。
聲明:
“基于FPGA的主備時鐘相位對齊裝置及方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)