本發(fā)明公開了一種四通道噪聲信號無損壓縮裝置，包括數(shù)據(jù)采集模塊、FPGA邏輯控制模塊、數(shù)據(jù)通信模塊、DSP算法實現(xiàn)模塊及Flash存儲模塊，數(shù)據(jù)采集模塊采集四路噪聲傳感器輸出的模擬信號，然后輸入FPGA邏輯控制模塊，F(xiàn)PGA邏輯控制模塊控制全局的邏輯時序，并將模數(shù)轉(zhuǎn)換后的數(shù)字量傳入DSP算法實現(xiàn)模塊；DSP算法實現(xiàn)模塊運行壓縮算法對接收到的數(shù)字量進行壓縮，F(xiàn)lash存儲模塊存儲壓縮后的數(shù)據(jù)，并實時傳輸給下一級數(shù)據(jù)通信模塊。DSP算法實現(xiàn)模塊以輪詢方式執(zhí)行狀態(tài)信號查詢、量化數(shù)據(jù)讀入、數(shù)據(jù)壓縮、讀寫SDRAM和數(shù)據(jù)輸出操作，DSP算法實現(xiàn)模塊采用ARC算法。DSP+FPGA的雙控制器硬件架構(gòu)，最大程度的利用了FPGA和DSP各自的優(yōu)越性，實時處理四路遙測噪聲信號。