本發(fā)明提供了一種測試結(jié)構(gòu),包括襯底以及所述襯底上的n×m個陣列的子MOS結(jié)構(gòu),每一所述子MOS結(jié)構(gòu)包括柵極以及有源區(qū);第i行、第j列的所述子MOS結(jié)構(gòu)還包括柵極通孔以及有源區(qū)通孔;n≥3,m≥3,1<i<n,1<j<m,n、m、i、j均為正整數(shù)。本發(fā)明還提供一種測試結(jié)構(gòu)的版圖生成方法。在所述測試結(jié)構(gòu)中,第i行、第j列的所述子MOS結(jié)構(gòu)作為待測試的MOS管,其余的所述子MOS結(jié)構(gòu)作為冗余MOS管,提高所述測試結(jié)構(gòu)中的圖形密度分布的均勻型,使得所述測試結(jié)構(gòu)在制備過程中,避免受化學(xué)機械研磨和刻蝕等工藝的影響大,從而提高可靠性測試的結(jié)果的準(zhǔn)確度。
聲明:
“測試結(jié)構(gòu)及其版圖生成方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)