本發(fā)明公開了一種
芯片物理防護(hù)電路及方法,電路中N個(gè)移位寄存器形成串聯(lián)結(jié)構(gòu);每個(gè)移位寄存器的Q端均連接一個(gè)反向器和一條頂層金屬網(wǎng)線;每個(gè)異或門的輸入連接反向器的輸出和一條頂層金屬網(wǎng)線的輸出,異或門的輸出連接與門的輸入;每個(gè)異或非門的輸入連接一條頂層金屬網(wǎng)線的輸出、反向器的輸出和芯片關(guān)鍵工作信號(hào);與門將N個(gè)異或門的輸出相與后輸入總鎖存器的D端。本發(fā)明同一級(jí)的頂層金屬網(wǎng)線和其輸入信號(hào)的反進(jìn)行異或,避免攻擊者在每個(gè)異或門的輸入端進(jìn)行電路修補(bǔ),導(dǎo)致檢測(cè)失效;每一級(jí)頂層金屬網(wǎng)線、其輸入信號(hào)反與芯片內(nèi)部工作信號(hào)進(jìn)行異或非運(yùn)算,避免被非法竊取正常數(shù)據(jù)。
聲明:
“芯片物理防護(hù)電路及方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)