本申請涉及一種存儲器,包括存儲模塊、讀模塊、第一校驗模塊及第二校驗模塊,存儲模塊包括多個感測放大器陣列和多個存儲單元陣列,感測放大器陣列與存儲單元陣列交替排布;第一數(shù)據(jù)線與各感測放大器陣列均電連接;讀模塊用于對第一數(shù)據(jù)線上的數(shù)據(jù)進行讀取;第一校驗模塊、第二校驗模塊與讀模塊均電連接;讀模塊被配置為:將讀取數(shù)據(jù)的部分傳輸至第一校驗模塊以進行檢錯和/或糾錯,并將讀取數(shù)據(jù)的另外部分傳輸至第二校驗模塊以進行檢錯和/或糾錯;其中,傳輸至第一校驗模塊的數(shù)據(jù)與傳輸至第二校驗模塊的數(shù)據(jù)分別來自于相鄰的感測放大器陣列。本申請能夠及時發(fā)現(xiàn)并修復半導體存儲裝置中相鄰存儲單元失效缺陷。
聲明:
“存儲器” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)