本發(fā)明公開(kāi)了一種提高芯片同測(cè)數(shù)的方法，其中，包括以下步驟：(1)在芯片之間的劃片槽空隙處，放置BIST電路；(2)將BIST電路通過(guò)數(shù)據(jù)總線與周邊芯片連接；(3)自動(dòng)測(cè)試設(shè)備向BIST電路發(fā)送控制信號(hào)，選中連接的多個(gè)被測(cè)芯片，進(jìn)行多芯片測(cè)試；(4)BIST電路將測(cè)試結(jié)果和數(shù)據(jù)寄存器狀態(tài)反饋給自動(dòng)測(cè)試設(shè)備，自動(dòng)測(cè)試設(shè)備根據(jù)測(cè)試結(jié)果和數(shù)據(jù)寄存器確定每一個(gè)測(cè)試芯片的PASS/FAIL情況以及芯片內(nèi)部的失效模式與位置，以此實(shí)現(xiàn)多芯片同測(cè)；(5)測(cè)試完畢后，在硅片切割挑片時(shí)，將BIST電路從劃片槽中去除。本發(fā)明提供的提供一種提高芯片同測(cè)數(shù)的方法，可以實(shí)現(xiàn)多芯片同測(cè)，不增加額外的芯片面積。