本發(fā)明一種存儲(chǔ)器芯片內(nèi)建自測(cè)試方法和電路裝置，所述方法包括：將原始測(cè)試向量輸入至待測(cè)電路，以生成測(cè)試數(shù)據(jù)信號(hào)；將原始測(cè)試向量輸入至寄存器中，使得原始測(cè)試向量與測(cè)試數(shù)據(jù)信號(hào)同步；對(duì)延遲后的原始測(cè)試向量和測(cè)試數(shù)據(jù)信號(hào)進(jìn)行邏輯異或運(yùn)算，以生成用于表示待測(cè)電路是否有效的測(cè)試結(jié)果指示信號(hào)；將延遲后的原始測(cè)試向量的相位反轉(zhuǎn)180度生成反相測(cè)試向量，并將反相測(cè)試向量和測(cè)試數(shù)據(jù)信號(hào)進(jìn)行邏輯與非運(yùn)算，輸出邏輯狀態(tài)指示值，用于表示待測(cè)電路失效時(shí)，測(cè)試數(shù)據(jù)信號(hào)的邏輯狀態(tài)；根據(jù)測(cè)試結(jié)果指示信號(hào)，擇一輸出用于表示待測(cè)電路的有效測(cè)試結(jié)果和邏輯狀態(tài)指示值中的一種。能夠判斷出待測(cè)電路是否有效，而且進(jìn)一步得到待測(cè)電路的失效形態(tài)。