本發(fā)明提供一種GOI測試電路結(jié)構(gòu),包括形成于一襯底內(nèi)的多個呈條狀且平行設(shè)置的AA區(qū),相鄰的AA區(qū)之間形成有STI,襯底上依次形成有柵氧化層、
多晶硅柵極和多個計數(shù)結(jié)構(gòu),所有計數(shù)結(jié)構(gòu)平行設(shè)置,每個計數(shù)結(jié)構(gòu)對應(yīng)設(shè)置在一個STI上方,每個計數(shù)結(jié)構(gòu)靠近一個AA區(qū)設(shè)置,并用于對AA區(qū)中的熱點進(jìn)行定位,可以實現(xiàn)電性測試熱點的清晰定位,并為物理剝層以及FIB切截面制備TEM樣品時提供熱點定位的標(biāo)準(zhǔn),大大改善了GOI測試失效分析的效率,切中目標(biāo)位置截面的成功率,還在制程上可實現(xiàn)性強,具有很高的實用價值。
聲明:
“GOI測試電路結(jié)構(gòu)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)