本發(fā)明公開了一種倒裝
芯片的電遷移可靠性有限元分析方法,通過對倒裝芯片進行建模、網(wǎng)格劃分并添加邊界條件,進行電熱耦合分析和結(jié)構(gòu)分析,模擬不同的電流大小、材料種類以及銅跡線的結(jié)構(gòu)對溫度分布、電流密度分布、焦耳熱分布以及應(yīng)力分布進行分析,將仿真結(jié)果代入布萊克方程得到結(jié)構(gòu)的平均失效時間,能夠準(zhǔn)確得到熱點位置和易發(fā)生失效的位置,能更直觀的發(fā)現(xiàn)電遷移失效壽命的影響因素和規(guī)律,為后續(xù)提高可靠性的方案提供了改進方向。
聲明:
“倒裝芯片的電遷移可靠性有限元分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)