本申請(qǐng)涉及一種集成電路失效率獲取方法,包括:確定集成電路的至少一種本征失效機(jī)制;根據(jù)至少一種本征失效機(jī)制,在待測(cè)樣品上形成與各本征失效機(jī)制相應(yīng)的測(cè)試結(jié)構(gòu);根據(jù)至少一種本征失效機(jī)制,確定與各本征失效機(jī)制相應(yīng)的試驗(yàn)方案,試驗(yàn)方案包括多組不同的應(yīng)力條件;根據(jù)試驗(yàn)方案,對(duì)多個(gè)待測(cè)樣品上的相應(yīng)測(cè)試結(jié)構(gòu)進(jìn)行壽命測(cè)試試驗(yàn);根據(jù)壽命測(cè)試試驗(yàn),獲取與各本征失效機(jī)制相應(yīng)的失效物理模型;根據(jù)與各本征失效機(jī)制相應(yīng)的失效物理模型,獲取集成電路的失效率。本申請(qǐng)能夠有效降低獲取集成電路失效率的成本有效提高獲取的集成電路失效率的準(zhǔn)確性。
聲明:
“集成電路失效率獲取方法” 該技術(shù)專(zhuān)利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專(zhuān)利(論文)的發(fā)明人(作者)