本發(fā)明公開了一種集成電路
芯片失效點定位方法,包括以下步驟:解除被測試集成電路芯片接地;解除被測試集成電路芯片各結(jié)構(gòu)之間連接;對被測試集成電路芯片短路監(jiān)控線路進行接地操作;通過二次電子電壓襯度(VC)精確定位失效點。本發(fā)明提供的集成電路芯片失效點定位方法改變了常規(guī)定位方法的從互聯(lián)線層到器件層的失效分析的常規(guī)流程,通過從器件層到互聯(lián)線層的方法來實現(xiàn)準確定位。使用本發(fā)明的集成電路芯片失效點定位方法可實現(xiàn)集成電路芯片本身接地短路失效模式的失效分析,進而查找到這一類型失效模式的失效原因,輔助推動在線工藝的改善,進而提升產(chǎn)品良率。
聲明:
“集成電路芯片失效點定位方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)