本申請公開了一種字線電阻測試方法及三維存儲器失效分析方法,其中,所述字線電阻測試方法首先將三維存儲器的第一臺階區(qū)和第二臺階區(qū)的多根通孔連線暴露出來,然后通過在第一臺階區(qū)形成連接金屬層的方式,將多根字線通過通孔連線和連接金屬層連接起來,最后通過在第二臺階區(qū)測試每兩根待測連線的電阻,并根據(jù)測試獲得的第一測試電阻、第二測試電阻和第三測試電阻計算三個所述待測連線的電阻,也即得到了與這三根待測連線對應(yīng)的字線電阻,從而實(shí)現(xiàn)了對三維存儲器中字線電阻的測量,為對三維存儲器進(jìn)行失效分析奠定了基礎(chǔ)。
聲明:
“字線電阻測試方法及三維存儲器失效分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)