本發(fā)明涉及一種基于FPGA的高斯白噪聲發(fā)生器和壓制干擾模擬器,屬于雷達技術(shù)領(lǐng)域。該模擬器采用多模塊方式檢測得到雷達信號的PDW信息,并在此基礎(chǔ)上,引導(dǎo)模擬器利用FPGA產(chǎn)生相關(guān)壓制干擾;同時本方法采用新型高斯白噪聲生成算法,利用Combined?Tausworthe算法產(chǎn)生均勻隨機數(shù),然后通過Box?Muller算法將均勻隨機數(shù)轉(zhuǎn)換成高斯白噪聲;同時本設(shè)備可以實現(xiàn)不同帶寬、不同類型的干擾信號,滿足多型號多類型的雷達抗干擾性能檢測需要,操作方便簡單;產(chǎn)生的噪聲信號效果逼真,應(yīng)用廣泛。
聲明:
“基于FPGA的高斯白噪聲發(fā)生器及壓制干擾模擬器” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)