本發(fā)明涉及FPGA靜態(tài)時序分析算法,具體為提取出整個電路存在的所有時序路徑,考察信號在這些路徑上通過時是否滿足時序約束的要求,通過對最大路徑延遲和最小路徑延遲的分析找出違背時序約束的錯誤。本發(fā)明能夠更快的發(fā)現(xiàn)使
芯片時序失效和對芯片性能起決定作用的關鍵路徑。
聲明:
“FPGA靜態(tài)時序分析算法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)