本發(fā)明揭示了一種
芯片失效分析方法及芯片失效分析標記,包括:提供待測芯片,在SEM下將所述芯片的缺陷位置做第一標記;將所述待測芯片放置于FIB中,利用電子束照射所述第一標記以形成一氧化膜,從而形成在離子束下可識別的芯片失效分析標記。這避免了利用FIB離子束挖洞之前可能出現(xiàn)的尋找不到特征點的情況,節(jié)省了操作時間,可靠性高,并且在SEM中能夠達到30nm的精度,能夠滿足實際需求。
聲明:
“芯片失效分析方法及芯片失效分析標記” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術所有人。
我是此專利(論文)的發(fā)明人(作者)