本發(fā)明涉及一種多
芯片互聯(lián)互鎖的保護方法,其特征在于,所述方法包括以下步驟:A、軟、硬控節(jié)點所有功能進行自動檢測;B、判斷軟、硬控節(jié)點功能狀態(tài)是否正常,C、提取硬控節(jié)點固件版本特征碼發(fā)往軟控節(jié)點,并高阻態(tài)并機總線及禁止功率半導(dǎo)體驅(qū)動;D、判斷接收的硬控節(jié)點固件版本的兼容性是否兼容;E、判斷硬控節(jié)點對接收到所有節(jié)點的版本加上自身的版本是否具有兼容性;在上電對系統(tǒng)狀態(tài)檢測,解決了CPLD/FPGA上電時出現(xiàn)失效狀態(tài)或者版本不匹配時,對系統(tǒng)的保護;在CPLD/FPGA或者MCU/DSP軟件升級后,提供了兼容性檢測策略,解決了軟件不匹配導(dǎo)致的系統(tǒng)失效。
聲明:
“多芯片互聯(lián)互鎖的保護方法及系統(tǒng)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)