本發(fā)明公開(kāi)了一種晶圓級(jí)集成系統(tǒng)的測(cè)試結(jié)構(gòu)及測(cè)試方法，該測(cè)試結(jié)構(gòu)是由晶圓襯底和鍵合在晶圓上的芯粒，以及在晶圓上從芯粒周?chē)龅男玖y(cè)試電路和通過(guò)晶圓互連引出到晶圓外圍的系統(tǒng)測(cè)試電路組成；其測(cè)試方法是利用一次扎針實(shí)現(xiàn)對(duì)集成芯粒的測(cè)試和集成系統(tǒng)的測(cè)試。首先，對(duì)同質(zhì)的芯粒進(jìn)行相應(yīng)的晶圓級(jí)芯片測(cè)試，測(cè)試結(jié)束標(biāo)記失效的芯粒后，進(jìn)入下一種類(lèi)型的同質(zhì)芯粒測(cè)試，完成所有芯粒測(cè)試后，根據(jù)通過(guò)測(cè)試的芯粒構(gòu)建系統(tǒng)鏈路，對(duì)晶圓級(jí)集成系統(tǒng)進(jìn)行系統(tǒng)級(jí)測(cè)試。利用本發(fā)明可以一次扎針就完成對(duì)鍵合芯粒的測(cè)試以及晶上集成系統(tǒng)的測(cè)試，利用芯粒測(cè)試可以篩除失效的芯粒，系統(tǒng)級(jí)測(cè)試可以確保系統(tǒng)鏈路的正確性以及整個(gè)晶上系統(tǒng)的可靠運(yùn)行。