本發(fā)明涉及一種集成電路晶圓測試優(yōu)化方法,應(yīng)用于集成電路晶圓測試過程中,通過對晶圓上需要測試的管芯坐標進行預(yù)先指定并存儲在測試系統(tǒng)中,再通過測試過程按照設(shè)計圖形對預(yù)先指定管芯進行測試,并根據(jù)當前管芯測試結(jié)果實時調(diào)整預(yù)先指定坐標的范圍,最終得到所需的測試坐標圖形將以最優(yōu)化的方案覆蓋最多的失效管芯數(shù)量,從而減少測試時間,提高測試效率,減少測試硬件使用次數(shù),提高使用壽命。通過本發(fā)明適當?shù)母采w數(shù)量計算,也會得到較少的FAIL芯片流到封裝的數(shù)量,不增加封裝的成本。同時減少針卡測試次數(shù),增加硬件使用壽命。
聲明:
“集成電路晶圓測試優(yōu)化方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)