權利要求書： 1.一種掃描電子顯微鏡，所述掃描電子顯微鏡包括：電子槍，所述電子槍被配置為產(chǎn)生輸入電子束并且將所述輸入電子束照射到晶片上；

偏轉(zhuǎn)器，所述偏轉(zhuǎn)器位于所述電子槍和所述晶片之間的所述輸入電子束的路徑上并且被配置為使所述輸入電子束的路徑偏轉(zhuǎn)；

物鏡，所述物鏡位于所述偏轉(zhuǎn)器和所述晶片之間的所述輸入電子束的路徑上并且被配置為將所述輸入電子束聚焦在所述晶片上；

第一檢測器，所述第一檢測器被配置為檢測基于所述輸入電子束照射在所述晶片上而從所述晶片發(fā)射的發(fā)射電子的第一部分，并且基于所述發(fā)射電子的所述第一部分生成第一圖像；

第二檢測器，所述第二檢測器被配置為檢測所述發(fā)射電子的第二部分并且基于所述發(fā)射電子的所述第二部分生成第二圖像；

第一能量濾波器，所述第一能量濾波器被配置為阻擋所述發(fā)射電子當中的能量小于第一能量的電子被所述第一檢測器檢測到；

第二能量濾波器，所述第二能量濾波器被配置為阻擋所述發(fā)射電子當中的能量小于第二能量的電子被所述第二檢測器檢測到；以及處理器，所述處理器被配置為基于所述發(fā)射電子中能量介于所述第一能量與所述第二能量之間的第三部分、并通過所述第一圖像和所述第二圖像來生成所述晶片的圖像。

2.根據(jù)權利要求1所述的掃描電子顯微鏡，其中，所述第二能量濾波器與所述輸入電子束的路徑間隔開。

3.根據(jù)權利要求2所述的掃描電子顯微鏡，其中，所述第一能量濾波器與所述輸入電子束的路徑間隔開。

4.根據(jù)權利要求2所述的掃描電子顯微鏡，其中，所述第一能量濾波器位于所述晶片和所述物鏡之間的所述輸入電子束的路徑上。

5.根據(jù)權利要求4所述的掃描電子顯微鏡，其中，所述第一能量濾波器被配置為中和所述晶片。

6.根據(jù)權利要求1所述的掃描電子顯微鏡，其中，所述處理器被進一步配置為對所述第一圖像和所述第二圖像執(zhí)行差分運算以生成差分圖像。

7.根據(jù)權利要求1所述的掃描電子顯微鏡，其中，所述第一能量小于所述第二能量。

8.根據(jù)權利要求1所述的掃描電子顯微鏡，其中，所述第一能量濾波器和所述第二能量濾波器均被配置為阻擋所述發(fā)射電子當中的二次電子。

9.根據(jù)權利要求1所述的掃描電子顯微鏡，其中，所述第一能量濾波器被配置為使俄歇電子通過，并且所述第二能量濾波器被配置為阻擋俄歇電子。

10.根據(jù)權利要求1所述的掃描電子顯微鏡，其中，所述第一能量和所述第二能量均大于50e。

11.一種掃描電子顯微鏡，所述掃描電子顯微鏡包括：電子槍，所述電子槍被配置為產(chǎn)生輸入電子束并且將所述輸入電子束照射到晶片上；

偏轉(zhuǎn)器，所述偏轉(zhuǎn)器位于所述電子槍和所述晶片之間的所述輸入電子束的路徑上并且被配置為使所述輸入電子束的路徑偏轉(zhuǎn)；

物鏡，所述物鏡位于所述偏轉(zhuǎn)器和所述晶片之間的所述輸入電子束的路徑上并且被配置為將所述輸入電子束聚焦在所述晶片上；

第一能量濾波器，所述第一能量濾波器位于所述物鏡和所述晶片之間的所述輸入電子束的路徑上，并且被配置為阻擋基于所述輸入電子束照射在所述晶片上而從所述晶片發(fā)射的發(fā)射電子當中的能量小于第一能量的電子，并且中和感應到所述晶片上的電荷；

第一檢測器，所述第一檢測器被配置為檢測所述發(fā)射電子的第一部分并且基于所述發(fā)射電子的所述第一部分生成第一圖像；以及第二檢測器，所述第二檢測器被配置為檢測所述發(fā)射電子的第二部分并且基于所述發(fā)射電子的所述第二部分生成第二圖像。

12.根據(jù)權利要求11所述的掃描電子顯微鏡，所述掃描電子顯微鏡還包括第二能量濾波器，所述第二能量濾波器被配置為阻擋所述發(fā)射電子當中的能量小于第二能量的電子被所述第二檢測器檢測到。

13.根據(jù)權利要求12所述的掃描電子顯微鏡，其中，所述第二能量濾波器與所述輸入電子束的路徑間隔開。

14.根據(jù)權利要求12所述的掃描電子顯微鏡，所述掃描電子顯微鏡還包括處理器，所述處理器被配置為基于對所述第一圖像和所述第二圖像執(zhí)行差分運算來生成差分圖像。

15.根據(jù)權利要求14所述的掃描電子顯微鏡，其中，所述差分圖像包括基于所述發(fā)射電子中能量介于所述第一能量與所述第二能量之間的第三部分而生成的所述晶片的圖像。

16.一種掃描電子顯微鏡，所述掃描電子顯微鏡包括：電子槍，所述電子槍被配置為產(chǎn)生輸入電子束并且將所述輸入電子束照射到晶片上；

偏轉(zhuǎn)器，所述偏轉(zhuǎn)器位于所述電子槍和所述晶片之間的所述輸入電子束的路徑上并且被配置為使所述輸入電子束的路徑偏轉(zhuǎn)；

物鏡，所述物鏡位于所述偏轉(zhuǎn)器和所述晶片之間的所述輸入電子束的路徑上并且被配置為將所述輸入電子束聚焦在所述晶片上；

能量濾波器，所述能量濾波器被配置為阻擋基于所述輸入電子束照射在所述晶片上而從所述晶片發(fā)射的發(fā)射電子當中的能量小于或等于阻擋能量的電子，并且將所述阻擋能量控制為大于50e的第一能量和大于所述第一能量的第二能量；

檢測器，所述檢測器被配置為檢測所述發(fā)射電子中能量大于或等于所述第一能量的第一部分和所述發(fā)射電子中能量大于或等于所述第二能量的第二部分；以及處理器，所述處理器被配置為對由所述發(fā)射電子中能量大于或等于所述第一能量的所述第一部分生成的信號和由所述發(fā)射電子中能量大于或等于所述第二能量的所述第二部分生成的另一信號執(zhí)行差分運算。

17.根據(jù)權利要求16所述的掃描電子顯微鏡，其中，所述檢測器被進一步配置為：

基于所述發(fā)射電子中能量大于或等于所述第一能量的所述第一部分生成第一圖像，以及基于所述發(fā)射電子中能量大于或等于所述第二能量的所述第二部分生成第二圖像，并且所述處理器被進一步配置為基于對所述第一圖像和所述第二圖像執(zhí)行差分運算來生成差分圖像。

18.根據(jù)權利要求16所述的掃描電子顯微鏡，其中，所述檢測器被進一步配置為基于所述發(fā)射電子中能量大于或等于所述第一能量的所述第一部分生成第一線圖像，并且基于所述發(fā)射電子中能量大于或等于所述第二能量的所述第二部分生成第二線圖像，所述第一線圖像和所述第二線圖像均包括：

在第一方向上的多個像素，以及

在與所述第一方向垂直的第二方向上的一個像素，并且所述處理器被進一步配置為基于對所述第一線圖像和所述第二線圖像執(zhí)行差分運算來生成差分線圖像。

19.根據(jù)權利要求16所述的掃描電子顯微鏡，其中，所述檢測器被進一步配置為：

基于從所述晶片的第一點發(fā)射的、所述發(fā)射電子中能量大于或等于所述第一能量的所述第一部分生成第一信號，以及基于從所述晶片的所述第一點發(fā)射的、所述發(fā)射電子中能量大于或等于所述第二能量的所述第二部分生成第二信號，并且所述處理器被進一步配置為基于對所述第一信號和所述第二信號執(zhí)行差分運算來生成差分信號。

20.根據(jù)權利要求16所述的掃描電子顯微鏡，其中，所述能量濾波器位于所述晶片和所述物鏡之間的所述輸入電子束的路徑上，并且所述能量濾波器被配置為中和感應到所述晶片上的電荷。

說明書： 掃描電子顯微鏡、檢查晶片的方法及半導體器件制造方法[0001] 相關申請的交叉引用[0002] 本申請基于并要求于2021年11月11日在韓國知識產(chǎn)權局提交的韓國專利申請No.10?2021?0155159的優(yōu)先權，其公開內(nèi)容通過引用整體合并于此。技術領域[0003] 本發(fā)明構思涉及掃描電子顯微鏡、檢查晶片的方法及半導體器件制造方法。背景技術[0004] SEM可以分析樣品表面形狀的形貌信息、形態(tài)信息(諸如構成樣品的顆粒的形狀和尺寸)以及晶體信息(諸如樣品中的原子的排列)。[0005] SEM使得能夠觀察由于光學顯微鏡的分辨率的限制而可能無法測量的微觀結構，并且正在應用于各種領域，諸如醫(yī)學、生物技術、生物學、微生物學、材料工程和食品工程。特別地，因為低真空SEM能夠在低真空條件下觀察圖像，所以SEM的應用正在擴展。

發(fā)明內(nèi)容[0006] 本發(fā)明構思涉及具有改善的測量靈敏度的掃描電子顯微鏡(SEM)。[0007] 根據(jù)本發(fā)明構思的一些示例實施例，SEM可以包括：電子槍，所述電子槍被配置為產(chǎn)生輸入電子束并且將所述輸入電子束照射到晶片上；偏轉(zhuǎn)器，所述偏轉(zhuǎn)器位于所述電子槍和所述晶片之間的所述輸入電子束的路徑上并且被配置為使所述輸入電子束的路徑偏轉(zhuǎn)；物鏡，所述物鏡位于所述偏轉(zhuǎn)器和所述晶片之間的所述輸入電子束的路徑上并且被配置為將所述輸入電子束聚焦在所述晶片上；第一檢測器和第二檢測器，第一能量濾波器和第二能量濾波器；以及處理器。所述第一能量濾波器被配置為檢測基于所述輸入電子束照射在所述晶片上而從所述晶片發(fā)射的發(fā)射電子的第一部分所述第一檢測器基于所述發(fā)射電子的所述第一部分生成第一圖像。所述第二檢測器被配置為檢測所述發(fā)射電子的第二部分并且基于所述發(fā)射電子的所述第二部分生成第二圖像。所述第一能量濾波器被配置為阻擋所述發(fā)射電子當中的能量小于第一能量的電子被所述第一檢測器檢測到。所述第二能量濾波器被配置為阻擋所述發(fā)射電子當中的能量小于第二能量的電子被所述第二檢測器檢測到。所述處理器被配置為基于所述發(fā)射電子中能量介于所述第一能量與所述第二能量之間的第三部分來生成所述晶片的圖像，所述處理器被配置為基于所述第一圖像和所述第二圖像來生成所述晶片的圖像。[0008] 根據(jù)本發(fā)明構思的一些示例實施例，SEM可以包括：電子槍，所述電子槍被配置為產(chǎn)生輸入電子束并且將所述輸入電子束照射到晶片上；偏轉(zhuǎn)器，所述偏轉(zhuǎn)器位于所述電子槍和所述晶片之間的所述輸入電子束的路徑上并且被配置為使所述輸入電子束的路徑偏轉(zhuǎn)；物鏡，所述物鏡位于所述偏轉(zhuǎn)器和所述晶片之間的所述輸入電子束的路徑上并且被配置為將所述輸入電子束聚焦在所述晶片上；第一能量濾波器，所述第一能量濾波器位于所述物鏡和所述晶片之間的所述輸入電子束的路徑上，并且被配置為阻擋基于所述輸入電子束照射在所述晶片上而從所述晶片發(fā)射的發(fā)射電子當中的能量小于第一能量的電子，并且中和感應到所述晶片上的電荷；第一檢測器，所述第一檢測器被配置為檢測所述發(fā)射電子的第一部分并且基于所述發(fā)射電子的所述第一部分生成第一圖像；以及第二檢測器，所述第二檢測器被配置為檢測所述發(fā)射電子的第二部分并且基于所述發(fā)射電子的所述第二部分生成第二圖像。[0009] 根據(jù)本發(fā)明構思的一些示例實施例，SEM可以包括：電子槍，所述電子槍被配置為產(chǎn)生輸入電子束并且將所述輸入電子束照射到晶片上；偏轉(zhuǎn)器，所述偏轉(zhuǎn)器位于所述電子槍和所述晶片之間的所述輸入電子束的路徑上并且被配置為使所述輸入電子束的路徑偏轉(zhuǎn)；物鏡，所述物鏡位于所述偏轉(zhuǎn)器和所述晶片之間的所述輸入電子束的路徑上并且被配置為將所述輸入電子束聚焦在所述晶片上；能量濾波器，所述能量濾波器被配置為阻擋基于所述輸入電子束照射在所述晶片上而從所述晶片發(fā)射的發(fā)射電子當中的能量小于或等于阻擋能量的電子，并且將所述阻擋能量控制為大于50e的第一能量和大于所述第一能量的第二能量；檢測器，所述檢測器被配置為檢測所述發(fā)射電子中能量大于或等于所述第一能量的第一部分和所述發(fā)射電子中能量大于或等于所述第二能量的第二部分；以及處理器，所述處理器被配置為對由所述發(fā)射電子中能量大于或等于所述第一能量的所述第一部分生成的信號和由所述發(fā)射電子中能量大于或等于所述第二能量的第二部分生成的另一信號執(zhí)行差分運算。[0010] 根據(jù)一些示例實施例，一種檢查晶片的方法可以包括：將第一能量設置為第一能量濾波器的阻擋能量，并且將第二能量設置為第二能量濾波器的阻擋能量；將輸入電子束照射到所述晶片上并且檢測響應于所述輸入電子束照射到所述晶片上而從所述晶片發(fā)射的發(fā)射電子，以生成第一圖像和第二圖像，其中，所述第一圖像是基于所述發(fā)射電子中能量大于或等于所述第一能量的第一部分而生成的，其中，所述第二圖像是基于所述發(fā)射電子中能量大于或等于所述第二能量的第二部分而生成的，并且所述第一能量小于所述第二能量；以及對所述第一圖像和所述第二圖像執(zhí)行差分運算以生成差分圖像。[0011] 根據(jù)一些示例實施例，一種制造半導體器件的方法可以包括：形成包括交替地堆疊在晶片上的多個絕緣層和多個犧牲層的模制件以及在垂直方向上穿過所述模制件的多個溝道結構；形成垂直地穿過所述模制件的字線切口以暴露所述多個犧牲層；去除所述多個犧牲層并且在所述多個絕緣層之間形成柵電極，其中，位于至少一個所述柵電極下方的每個柵電極相對于上方的柵電極水平地突出；形成暴露所述柵電極的頂表面的接觸孔；以及測量所述接觸孔。其中，測量所述接觸孔包括：將第一能量設置為第一能量濾波器的阻擋能量，并且將第二能量設置為第二能量濾波器的阻擋能量，將輸入電子束照射到所述晶片上并且檢測響應于所述輸入電子束照射到所述晶片上而從所述晶片發(fā)射的發(fā)射電子，以生成第一圖像和第二圖像，其中，所述第一圖像是基于所述發(fā)射電子中能量大于或等于所述第一能量的第一部分而生成的，其中，所述第二圖像是基于所述發(fā)射電子中能量大于或等于所述第二能量的第二部分而生成的，并且所述第一能量小于所述第二能量，以及對所述第一圖像和所述第二圖像執(zhí)行差分運算以生成差分圖像。附圖說明[0012] 根據(jù)以下結合附圖的詳細描述，將更清楚地理解本發(fā)明構思的示例實施例，在附圖中：[0013] 圖1是示出根據(jù)一些示例實施例的掃描電子顯微鏡(SEM)的視圖；[0014] 圖2是示出根據(jù)一些示例實施例的SEM的操作的流程圖；[0015] 圖3是示出根據(jù)一些示例實施例的SEM的操作的曲線圖；[0016] 圖4A、圖4B和圖4C是示出根據(jù)一些示例實施例的SEM的效果的視圖；[0017] 圖5是示出根據(jù)一些示例實施例的SEM的視圖；[0018] 圖6是示出根據(jù)一些示例實施例的SEM的視圖；[0019] 圖7、圖8和圖9均是示出根據(jù)一些示例實施例的操作SEM的方法的流程圖；[0020] 圖10是示出了根據(jù)一些示例實施例的制造半導體器件的方法的流程圖；[0021] 圖11A、圖11B、圖11C、圖11D、圖11E和圖11F是示出根據(jù)一些示例實施例的制造半導體器件的方法的截面圖。具體實施方式[0022] 在下文中，將參考附圖詳細描述本發(fā)明構思的一些示例實施例。同樣的附圖標記始終指代同樣的元件，并且將不給出其描述。[0023] 將理解的是，可以被稱為關于其他元件和/或其屬性(例如，結構、表面、方向等)“垂直”、“平行”、“共面”等的元件和/或其屬性(例如，結構、表面、方向等)可以分別關于其他元件和/或其屬性“垂直”、“平行”、“共面”等，或者可以分別關于其他元件和/或其屬性“基本上垂直”、“基本上平行”、“基本上共面”。[0024] 關于其他元件和/或其屬性“基本上垂直”的元件和/或其屬性(例如，結構、表面、方向等)將被理解為在制造容差和/或材料容差內(nèi)關于其他元件和/或其屬性“垂直”，和/或關于其他元件和/或其屬性與“垂直”等具有等于或小于10％(例如，±10％的容差)的在量值和/或角度上的偏差。[0025] 關于其他元件和/或其屬性“基本上平行”的元件和/或其屬性(例如，結構、表面、方向等)將被理解為在制造容差和/或材料容差內(nèi)關于其他元件和/或其屬性“平行”，和/或關于其他元件和/或其屬性與“平行”等具有等于或小于10％(例如，±10％的容差)的在量值和/或角度上的偏差。[0026] 關于其他元件和/或其屬性“基本上共面”的元件和/或其屬性(例如，結構、表面、方向等)將被理解為在制造容差和/或材料容差內(nèi)關于其他元件和/或其屬性“共面”，和/或關于其他元件和/或其屬性與“共面”等具有等于或小于10％(例如，±10％的容差)的在量值和/或角度上的偏差。[0027] 將理解的是，元件和/或其屬性可以在本文敘述為與其他元件“相同”或“等同”，并且將進一步理解，在本文敘述為與其他元件“同樣”、“相同”或“等同”的元件和/或其屬性可以與其他元件和/或其屬性“同樣”、“相同”或“等同”或者“基本上同樣”、“基本上相同”或者“基本上等同”。與其他元件和/或其屬性“基本上同樣”、“基本上相同”或“基本上等同”的元件和/或其屬性將被理解為包括在制造容差和/或材料容差內(nèi)與其他元件和/或其屬性同樣、相同或等同的元件和/或其屬性。與其他元件和/或其屬性同樣或基本上同樣或者相同或基本上相同的元件和/或其屬性可以在結構上相同或基本上相同、在功能上相同或基本上相同，和/或在組成方面相同或基本上相同。[0028] 將理解的是，在本文被描述為“基本上”相同的和/或同樣的元件和/或其屬性包含具有等于或小于10％的在量值上的相對差異的元件和/或其屬性。此外，不管元件和/或其屬性是否被修飾為“基本上”，將理解的是，這些元件和/或其屬性應當被解釋為包括圍繞所陳述的元件和/或其屬性的制造容差或操作容差(例如，±10％)。[0029] 雖然在一些示例實施例的描述中可以使用術語“相同”、“等同”或“同樣”，但是應當理解，可能存在一些不精確性。因此，當一個元件被稱為與另一元件相同時，應當理解，元件或值在期望的制造或操作容差范圍(例如，±10％)內(nèi)與另一元件相同。[0030] 當術語“大約”或“基本上”在本說明書中與數(shù)值結合使用時，相關聯(lián)的數(shù)值旨在包括所陳述的數(shù)值左右的制造或操作容差(例如，±10％)。此外，當詞語“大約”和“基本上”與幾何形狀結合使用時，旨在不需要幾何形狀的精確度，而是形狀的變化范圍在本公開的范圍內(nèi)。此外，無論數(shù)值或形狀是否被修飾為“大約”或“基本上”，將理解的是，這些值和形狀應被解釋為包括圍繞所陳述的數(shù)值或形狀的制造或操作公差(例如，±10％)。當指定范圍時，該范圍包括其間的所有值，例如0.1％的增量。[0031] 如本文描述的，當操作被描述為“通過”執(zhí)行附加操作來執(zhí)行時，將理解的是，操作可以“基于”附加操作來執(zhí)行，這可以包括單獨執(zhí)行所述附加操作或與其他另外的附加操作組合執(zhí)行所述附加操作。[0032] 圖1是示出根據(jù)一些示例實施例的掃描電子顯微鏡(SEM)1的視圖。[0033] SEM1可以測量晶片W。根據(jù)一些示例實施例，SEM1可以測量晶片W，通過掃描方法在晶片W上執(zhí)行半導體器件的制造工藝。根據(jù)一些示例實施例，SEM1可以通過測量晶片W來獲得晶片W的形貌信息、諸如構成晶片W的顆粒的形狀和尺寸的形態(tài)信息以及諸如晶片W中的原子的排列的晶體信息。[0034] 根據(jù)一些示例實施例，SEM1可以通過將輸入電子束IEB照射到晶片W上并且檢測通過輸入電子束IEB和晶片W之間的相互作用而從晶片W發(fā)射的發(fā)射電子EE來評估在晶片W上執(zhí)行的半導體器件的制造工藝。發(fā)射電子EE可以通過彈性散射或非彈性散射產(chǎn)生。[0035] 彈性散射是這樣的現(xiàn)象，即，輸入電子束IEB中的電子被指向與輸入電子束IEB的輸入方向相反的方向，而輸入電子束IEB中的電子的能量沒有因構成晶片W的原子核的電勢而改變。通過彈性散射從晶片W的表面逸出的電子可以被稱為反向散射電子，并且反向散射電子可以具有大約50e或更大的能量。反向散射電子可以包括關于晶片W的表面附近的結構和組成的信息。[0036] 非彈性散射是這樣的現(xiàn)象，即，當輸入電子束IEB中的電子入射在晶片W的表面上時，由于晶片W中的原子與電子軌道上的電子之間的相互作用，晶片W中的原子中的電子被發(fā)射。通過非彈性散射，可以發(fā)射二次電子、俄歇(Auger)電子和X射線。在發(fā)射電子EE當中，二次電子的能量可以為大約若干e。二次電子可以包括關于晶片W的表面附近的不規(guī)則性的信息。[0037] 二次電子通過由輸入電子束IEB中的電子傳輸?shù)哪芰繌脑拥氖`中釋放。當處于除了價帶之外的低能級的電子作為二次電子發(fā)射時，處于高能級的電子可以移動到低能級，從而可以發(fā)射X射線。通過由于X射線的激發(fā)所釋放的電子被稱為俄歇電子。X射線可以包括連續(xù)X射線和特征X射線。俄歇電子和X射線可以包括關于晶片W的表面附近的成分和化學鍵合的信息。[0038] SEM1可以進一步檢測由非相干散射電子、透射電子和陰極發(fā)光產(chǎn)生的信號。[0039] SEM1可以包括電子槍10、聚焦透鏡20、偏轉(zhuǎn)器30、物鏡40、第一電源51、第二電源52、第一能量濾波器53、第二能量濾波器54、第一檢測器55、第二檢測器56、載物臺60和處理器70。

[0040] 電子槍10可以生成并發(fā)射輸入電子束IEB。輸入電子束IEB的波長可以由從電子槍10發(fā)射的電子的能量來確定。根據(jù)一些示例實施例，輸入電子束IEB的波長可以是若干nm。根據(jù)一些示例實施例，電子槍10可以包括冷場發(fā)射(CFE)型電子槍、肖特基發(fā)射(SE)型電子槍和熱電子發(fā)射(TE)型電子槍中的一種。[0041] 電子槍10可以通過將大于或等于功函數(shù)(即，真空中的能級與費米能量之間的差)的能量熱力學地或電學地施加到作為電子源的固體材料中的電子來產(chǎn)生輸入電子束IEB。[0042] 聚焦透鏡20可以在電子槍10和晶片W之間布置在輸入電子束IEB的路徑上。根據(jù)一些示例實施例，聚焦透鏡20可以將輸入電子束IEB聚焦在偏轉(zhuǎn)器30上。因此，還可以改善偏轉(zhuǎn)器30對輸入電子束IEB的可控性。[0043] 偏轉(zhuǎn)器30可以在聚焦透鏡20和晶片W之間布置在輸入電子束IEB的路徑上。偏轉(zhuǎn)器30可以使從電子槍10發(fā)射的輸入電子束IEB偏轉(zhuǎn)。偏轉(zhuǎn)器30可以使輸入電子束IEB偏轉(zhuǎn)，使得輸入電子束IEB可以穿過聚焦透鏡20和物鏡40以在設定位置照射到晶片W上。根據(jù)一些示例實施例，偏轉(zhuǎn)器30可以在晶片W上掃描輸入電子束IEB。偏轉(zhuǎn)器30可以包括電型偏轉(zhuǎn)器或磁型偏轉(zhuǎn)器。[0044] 如本文描述的，當元件被描述為在輸入電子束IEB的路徑“上”時，輸入電子束IEB的路徑可以與元件的至少一部分相交，并且/或者元件可以至少部分地圍繞輸入電極束，使得元件的中心軸可以與穿過由元件的最外表面限定的體積空間的輸入電子束IEB的路徑近軸和/或同軸。[0045] 如圖1所示，第一能量濾波器53和第二能量濾波器54可以均與輸入電子束IEB的路徑分開(例如，間隔開、隔離成不直接接觸等)，使得第一能量濾波器53和第二能量濾波器54中的每一者可以不與輸入電子束IEB的路徑相交。[0046] 物鏡40可以在偏轉(zhuǎn)器30和晶片W之間布置在輸入電子束IEB的路徑上。物鏡40可以將輸入電子束IEB聚焦在晶片W上。因為輸入電子束IEB被限制到晶片W上的窄區(qū)域，所以SEM1的分辨率可以提高。[0047] 在上面，描述了用于傳輸輸入電子束IEB的包括聚焦透鏡20、偏轉(zhuǎn)器30和物鏡40的系統(tǒng)。然而，本發(fā)明構思不限于此?；诒疚慕o出的描述，本領域技術人員可以容易地實現(xiàn)傳輸輸入電子束IEB的包括附加的聚焦透鏡和偏轉(zhuǎn)器的系統(tǒng)。如所示出的，可以基于照射在晶片W上的輸入電子束IEB從晶片W發(fā)射出發(fā)射電子EE。[0048] 第一電源51可以將用于過濾發(fā)射電子EE的電力供應到第一能量濾波器53。根據(jù)一些示例實施例，第一能量濾波器53可以包括高通濾波器。根據(jù)一些示例實施例，第一能量濾波器53的阻擋能量可以是第一能量E1(參考圖3)。根據(jù)一些示例實施例，第一能量濾波器53可以阻擋發(fā)射電子EE當中的能量小于第一能量E1(參考圖3)的電子。[0049] 第二電源52可以將用于過濾發(fā)射電子EE的電力供應到第二能量濾波器54。根據(jù)一些示例實施例，第二能量濾波器54可以是高通濾波器。根據(jù)一些示例實施例，第二能量濾波器54的阻擋能量可以是第二能量E2(參考圖3)。根據(jù)一些示例實施例，第二能量濾波器54可以阻擋發(fā)射電子EE當中的能量小于第二能量E2(參考圖3)的電子。[0050] 根據(jù)一些示例實施例，第一能量E1(參考圖3)可以不同于第二能量E2(參考圖3)。根據(jù)一些示例實施例，第一能量E1(參考圖3)可以小于第二能量E2(參考圖3)。

[0051] 根據(jù)一些示例實施例，第一檢測器55可以檢測到發(fā)射電子EE中的穿過第一能量濾波器53的一些發(fā)射電子EE(例如，從晶片W發(fā)射的發(fā)射電子EE的第一部分)。根據(jù)一些示例實施例，由第一檢測器55檢測到的發(fā)射電子EE的能量(例如，發(fā)射電子EE的由第一檢測器55檢測到的第一部分的能量)可以大于或等于第一能量E1(參考圖3)。例如，第一能量濾波器53可以被配置為阻擋發(fā)射電子EE當中的能量小于第一能量的電子被第一檢測器55檢測到。重申，第一能量濾波器53可以被配置為選擇性地使能量大于或等于第一能量E1的電子通過而到達第一檢測器55作為發(fā)射電子EE的由第一檢測器55檢測到的第一部分。[0052] 根據(jù)一些示例實施例，第二檢測器56可以檢測發(fā)射電子EE中的穿過第二能量濾波器54的一些發(fā)射電子EE(例如，從晶片W發(fā)射的發(fā)射電子EE的第二部分)。根據(jù)一些示例實施例，由第二檢測器56檢測到的發(fā)射電子EE的能量(例如，發(fā)射電子EE的由第二檢測器56檢測到的第二部分的能量)可以大于或等于第二能量E2(參考圖3)。例如，第二能量濾波器54可以被配置為阻擋發(fā)射電子EE當中的能量小于第二能量的電子被第二檢測器56檢測到。重申，第二能量濾波器54可以被配置為選擇性地使能量大于或等于第二能量E2的電子穿過而到達第二檢測器56作為發(fā)射電子EE的由第二檢測器56檢測到的第二部分。

[0053] 載物臺60可以支撐待測量的晶片W。載物臺60可以在水平方向和垂直方向上移動晶片W，或者可以通過使用垂直方向作為軸來旋轉(zhuǎn)晶片W，使得晶片W相對于傳輸輸入電子束IEB的光學系統(tǒng)(即，包括電子槍10、聚焦透鏡20、偏轉(zhuǎn)器30和物鏡40的光學系統(tǒng))對準。[0054] 處理器70可以處理由第一檢測器55生成的第一圖像和由第二檢測器56生成的第二圖像。處理器70可以對由第一檢測器55生成的第一圖像和由第二檢測器56生成的第二圖像執(zhí)行差分運算(例如，第一差分運算)。所執(zhí)行的差分運算可以包括獲取第一圖像和第二圖像的相應的像素值之間的差。處理器70可以基于由第一檢測器55生成的第一圖像和由第二檢測器56生成的第二圖像獲得晶片W的差分圖像。在任何示例實施例中獲得差分圖像可以基于對第一圖像和第二圖像執(zhí)行差分運算。因此，處理器70可以被配置為基于第一圖像和第二圖像生成晶片W的圖像(例如，差分圖像)。差分圖像可以是基于能量介于第一能量E1與第二能量E2之間的發(fā)射電子的晶片W的圖像，其中此類發(fā)射電子可以被稱為發(fā)射電子EE的能量介于第一能量E1與第二能量E2之間的第三部分。在一些示例實施例中，發(fā)射電子EE的第三部分可以包括發(fā)射電子EE的第一部分中能量介于第一能量E1與第二能量E2之間的部分。[0055] 根據(jù)一些示例實施例，SEM1還可以包括控制SEM1中包括的光學元件的控制器?？刂破骺梢陨捎糜诳刂齐娮訕?0的振蕩、聚焦透鏡20的操作、偏轉(zhuǎn)器30的操作、物鏡40的操作、第一電源51和第二電源52的操作、第一能量濾波器53和第二能量濾波器54的操作和/或第一檢測器55和第二檢測器56的操作的信號。

[0056] 控制器和處理器70中的每一者可以包括計算裝置，諸如工作站計算機、臺式計算機、膝上型計算機或平板計算機?？刂破骱吞幚砥?0可以包括單獨的硬件組件或包括在一個硬件組件中的單獨的軟件組件?？刂破骱吞幚砥?0中的每一者可以由簡單的控制器、微處理器、諸如中央處理單元(CPU)或圖形處理單元(GPU)的復雜處理器、包括軟件、專用硬件或固件的處理器來實現(xiàn)。控制器和處理器70中的每一者可以通過例如通用計算機或?qū)Ｓ糜布?諸如數(shù)字信號處理器(DSP)、現(xiàn)場可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC))來實現(xiàn)。[0057] 如本文描述的，根據(jù)任何示例實施例(包括但不限于SEM1、SEM2、SEM3、處理器70、控制器、其任何部分等的任何示例實施例)的任何裝置、系統(tǒng)、塊、模塊、單元、控制器、處理器、電路、設備和/或其部分可以包括諸如包括邏輯電路的硬件之類的處理電路、諸如執(zhí)行軟件的處理器之類的硬件/軟件組合或者它們的組合中的一個或更多個實例，可以被包括在其中，并且/或者可以由其來實現(xiàn)。例如，處理電路更具體地可以包括但不限于中央處理單元(CPU)、算術邏輯單元(ALU)、圖形處理單元(GPU)、應用處理器(AP)、數(shù)字信號處理器(DSP)、微計算機、現(xiàn)場可編程門陣列(FPGA)和可編程邏輯單元、微處理器、專用集成電路(ASIC)、神經(jīng)網(wǎng)絡處理單元(NPU)、電子控制單元(ECU)、圖像信號處理器(ISP)等。在一些示例實施例中，處理電路可以包括存儲指令程序的非暫時性計算機可讀存儲裝置(例如，存儲器)，例如固態(tài)硬盤(SSD)，以及處理器(例如，CPU)，該處理器被配置為執(zhí)行指令程序以實施由根據(jù)一些示例實施例中的任何示例實施例的任何裝置、系統(tǒng)、塊、模塊、單元、處理器、控制器、電路、設備和/或其一部分和/或其任何部分中的一些或全部所執(zhí)行的功能和/或方法，其包括例如在圖2、圖8、圖9、圖10、圖11A至圖11F中示出的任何方法的一些或全部操作，或其任何組合。

[0058] 根據(jù)一些示例實施例，控制器和處理器70的操作可以實現(xiàn)為存儲在計算機可讀介質(zhì)上的指令，該指令可以由處理電路的一個或更多個實例讀取和執(zhí)行。這里，計算機可讀介質(zhì)可以包括用于存儲和/或發(fā)送要由機器(例如，計算裝置、處理電路等)讀取的信息的任意機構。例如，計算機可讀介質(zhì)可以包括只讀存儲器(ROM)、隨機存取存儲器(RAM)、磁盤存儲介質(zhì)、光學存儲介質(zhì)、閃存裝置或者使用電、光、聲或另一類型的無線電信號(例如，載波、紅外信號或數(shù)字信號)或任意信號的存儲裝置。[0059] 控制器和處理器70可以包括用于在控制器和處理器70上執(zhí)行所描述的操作或在下文中描述的任意過程的固件、軟件、例程和指令。然而，控制器和處理器70的操作可以由計算裝置、處理器、控制器或執(zhí)行固件、軟件、例程或命令的另一裝置(例如，處理電路的一個或更多個實例)執(zhí)行。[0060] 圖2是示出根據(jù)一些示例實施例的SEM1的操作的流程圖。根據(jù)一些示例實施例，可以至少部分地基于用于控制SEM1和/或其任何部分的處理電路的一個或更多個實例的操作(例如，基于實施SEM1的處理器70的處理電路執(zhí)行指令程序以生成控制信號來控制SEM1的一個或更多個部分)來執(zhí)行圖2所示的方法。[0061] 圖3是示出根據(jù)一些示例實施例的SEM1的操作的曲線圖。更具體地，圖3是示出由SEM1檢測的發(fā)射電子EE的電子密度?能量分布的特性曲線。[0062] 參考圖1至圖3，可以在P11中設置第一能量濾波器53和第二能量濾波器54。[0063] 第一能量濾波器53的設置可以包括調(diào)節(jié)由第一電源51傳輸?shù)哪芰?，使得第一能量濾波器53的阻擋能量變?yōu)榈谝荒芰縀1。第二能量濾波器54的設置可以包括調(diào)節(jié)由第二電源52傳輸?shù)哪芰浚沟玫诙芰繛V波器54的阻擋能量變?yōu)榈诙芰縀2。[0064] 然后，通過SEM1在P12中執(zhí)行測量，可以由第一檢測器55生成第一圖像，并且可以由第二檢測器56生成第二圖像。[0065] 第一圖像可以由發(fā)射電子EE當中的能量大于或等于第一能量E1的電子生成。第二圖像可以由發(fā)射電子EE當中的能量大于或等于第二能量E2的電子生成。[0066] 然后，在P13中，可以對第一圖像和第二圖像執(zhí)行差分運算(例如，第一差分運算)以生成差分圖像。[0067] 可以通過第一圖像和第二圖像之間的差分運算來生成差分圖像。差分圖像可以由發(fā)射電子EE當中的能量大于或等于第一能量E1且小于或等于第二能量E2的電子來生成。[0068] 差分圖像可以是晶片W的基于能量介于第一能量E1與第二能量E2之間的發(fā)射電子的圖像，其中此類發(fā)射電子可以被稱為發(fā)射電子EE的能量介于第一能量E1與第二能量E1之間的第三部分。在一些示例實施例中，發(fā)射電子EE的第三部分可以包括發(fā)射電子EE的第一部分中能量介于第一能量E1與第二能量E2之間的部分。[0069] 如本文描述的，對兩個圖像、兩個信號等執(zhí)行差分運算可以包括獲取兩個圖像、兩個信號等的相應部分之間的差，從而生成表示該差的差分結果(例如，差分圖像、差分信號等)。例如，在第一圖像和第二圖像均包括i×j個像素的陣列的情況下，如本文描述的，第一圖像和第二圖像之間的差分運算可以包括：獲取第一圖像和第二圖像的相應像素的像素值(例如，像素強度大小)之間的差，以生成差分圖像的相應像素，其中，差分圖像的每個給定像素(i，j)的像素值(例如，像素強度大小)是第一圖像的相應像素(i，j)的像素值與第二圖像的相應像素(i，j)的像素值之間的差。[0070] 根據(jù)一些示例實施例，可以預處理第一圖像和第二圖像之一以生成差分圖像。根據(jù)一些示例實施例，可以將第一圖像和第二圖像之一標準化以生成差分圖像。根據(jù)一些示例實施例，第一圖像和第二圖像之一的標準化可以包括控制第一圖像和第二圖像之一的信號的大小，使得頻帶大于或等于第二能量E2的第一圖像的信號(例如，第一信號)與頻帶大于或等于第二能量E2的第二圖像的信號(例如，第二信號)相同。[0071] 如圖3所示，第二能量E2可以大于第一能量E1?？梢栽诖笥诨虻扔诘谝荒芰縀1的能帶中包括反向散射電子、俄歇電子和彈性反射電子。在大于或等于第一能量E1的能帶中可能包括反向散射電子和彈性反射電子。[0072] 在圖3中，第一能量E1大于俄歇電子的能量，并且第二能量E2小于俄歇電子的能量，使得差分圖像包括由包括俄歇電子的反向散射電子生成的信號。然而，本發(fā)明構思不限于此。舉例來說，第一能量E1和第二能量E2的能量的頻帶可以均大于或小于俄歇電子的能量的頻帶。[0073] 根據(jù)一些示例實施例，可以確定第一能量E1和第二能量E2中的每一者，使得第一能量濾波器53和第二能量濾波器54中的每一者阻擋在晶片W的表面附近生成的二次電子。作為非限制性示例，第一能量E1和第二能量E2均可以大于或等于大約50e。

[0074] 圖4A、圖4B和圖4C是示出根據(jù)一些示例實施例的SEM1的效果的視圖。[0075] 更具體地，圖4A示出了其中形成有接觸孔HO的堆疊結構SS的截面，圖4B示出了通過常規(guī)SEM測量的堆疊結構SS中的圖像，并且圖4C示出了根據(jù)一些示例實施例的由SEM1生成的堆疊結構SS中的差分圖像。[0076] 參考圖1和圖4A至圖4C，堆疊結構SS可以形成在圖1的晶片W上，并且可以包括順序堆疊的第一絕緣層IL1、第一電極層EL1、第二絕緣層IL2、第二電極層EL2和上絕緣層UIL。[0077] 第一電極層EL1和第二電極層EL2可以包括例如導電材料，諸如鎢(W)。第一絕緣層IL1和第二絕緣層IL2以及上絕緣層UIL可以包括例如非導電材料，諸如氧化硅、氮化硅和氮氧化硅。[0078] 接觸孔HO形成在堆疊結構SS中以到達第二電極層EL2。然而，由于過度蝕刻，第一電極層EL1的頂表面被接觸孔HO暴露。由于過度蝕刻，可以在第二絕緣層IL2中形成限定接觸孔110的下部的斜面IL2S。因此，當在接觸孔HO上沉積導電材料時，可能由于第一電極層EL1和第二電極層EL2之間的短路而發(fā)生故障。[0079] 從圖4B和圖4C注意到，根據(jù)一些示例實施例的SEM1的斜面IL2S的對比度大于常規(guī)SEM的斜面IL2S的對比度。這是因為具有大于或等于第二能量E2(參考圖3)的高能量的電子包括來自待測量層的下層(即，第一電極層EL1和第一絕緣層IL1)的大量電子。[0080] 根據(jù)一些示例實施例，通過生成作為第一能量E1(參考圖3)與第二能量E2(參考圖3)之間的能帶中的電子的圖像(例如，基于所述電子的圖像)的差分圖像，可以改善對來自具有距堆疊結構SS的表面的中間深度的結構(例如，第二絕緣層IL2的斜面IL2S)的電子的靈敏度。因此，可以提供對工藝缺陷具有改善的靈敏度的SEM1。[0081] 在一些示例實施例中，可以處理差分圖像以確定圖像中的成像的接觸孔OH被過度蝕刻。例如，可以分析差分圖像中的成像的接觸孔OH，以確定在成像的接觸孔OH中是否存在表示電極層EL1和EL2之間的斜面IL2S的環(huán)形圖案，其中這種環(huán)形圖案表示如上描述的過度蝕刻。如上所述，差分圖像提供了電極層EL1和EL2之間的斜面IL2S的改善的對比度，由此改善檢測到接觸孔OH中的過度蝕刻的可能性。例如，可以基于處理接觸孔OH的差分圖像的像素值(例如，像素強度大小)(例如，如圖4C所示)來識別暴露的電極層EL1和EL2之間的斜面IL2S，以確定在中心較亮像素(指示暴露的電極層EL1)和外部較亮像素(指示暴露的電極層EL2)之間的接觸孔OH中存在較暗的“環(huán)形”圖案。在不存在這種“環(huán)形”圖案的情況下，可以確定接觸孔OH沒有被過度蝕刻。[0082] 因此，計算裝置(例如，如本文描述的處理電路)可以執(zhí)行指令程序以處理差分圖像，以確定成像器件(例如，晶片W、堆疊結構SS等)中的接觸孔OH是否被過度蝕刻?；诖_定成像器件中的至少一個接觸孔OH是否被過度蝕刻，計算裝置可以選擇性地操縱裝置，例如控制一個或更多個裝置，從而如果差分圖像中的接觸孔OH被確定為未被過渡蝕刻，則使成像器件選擇性地引導到進一步的制造操作以制造半導體器件，或者如果確定在差分圖像中存在至少一個過度蝕刻的接觸孔OH，則使成像器件選擇性地引導至翻新、維修和/或丟棄操作。[0083] 基于根據(jù)任何示例實施例的SEM，其具有如關于一些示例實施例描述的結構和配置(例如，包括至少一個檢測器和至少一個能量濾波器)，并且因此被配置為基于第一圖像和第二圖像且可以基于如根據(jù)任何示例實施例描述的具有在第一能量與第二能量之間(例如，差分圖像)的能量的電子生成圖像，該SEM可以被配置為生成對成像的接觸孔OH中的中間結構具有改善的靈敏度的圖像(例如，差分圖像)，并且因此生成可靠地對指示接觸孔OH的過度蝕刻的工藝缺陷進行成像的圖像的能力得以改善。因此，根據(jù)一些示例實施例的SEM可以對接觸孔OH的過度蝕刻的工藝缺陷具有改善的靈敏度，并且可以改善SEM關于生成可靠地突出接觸孔OH的過度蝕刻的工藝缺陷的圖像的可靠性和性能。因此，可以改善SEM的功能，從而能夠檢測關于暴露兩個電極層(例如，EL1/EL2)的接觸孔OH的過度蝕刻的工藝缺陷。[0084] 此外，根據(jù)一些示例實施例的選擇性地處理/轉(zhuǎn)發(fā)由SEM成像的器件的制造系統(tǒng)的功能可以基于改進的SEM以生成對此類工藝缺陷具有改進的敏感性的圖像而得到改進?；谔峁└纳频膶Ρ榷炔⑶乙虼颂峁┙佑|孔OH的斜面IL2S的可見性的差分圖像，基于由根據(jù)任何示例實施例的任何SEM生成的差分圖像，經(jīng)由任何示例實施例的任何方法，可以改善確定過度蝕刻的接觸孔OH的可靠性，因此可以降低在制造的裝置中包括具有過度蝕刻的工藝孔的器件(例如，晶片)的可能性，由此改善制造的裝置的整體可靠性。

[0085] 在一些示例實施例中，基于根據(jù)使用根據(jù)任何示例實施例的任何SEM生成晶片W的差分圖像來測量具有暴露的接觸孔OH的晶片W，根據(jù)圖2和圖7至圖9所示的任何方法，在斜面ILS2和相鄰的電極層(例如，EL1/EL2)之間具有改善的對比度的圖像(例如，差分圖像)可以在識別被過度蝕刻的接觸孔(例如，OH)時能夠使可靠性改善?；趫?zhí)行根據(jù)任何示例實施例的用于檢查晶片的任何方法，基于處理/分析由根據(jù)任何示例實施例的任何SEM生成的差分圖像，具有被確定為具有過度蝕刻的接觸孔OH的晶片可以被選擇性地丟棄或引導進行翻新/修復，或者可以選擇性地進行進一步的操作以使用成像的晶片制造半導體器件。由于如上描述的對斜面ILS2的圖像的改善的靈敏度，圖像可以提供以改善的可靠性檢測過度蝕刻的接觸孔的工藝缺陷的改善的能力，由此使得具有此類工藝缺陷的晶片能夠被更可靠地識別并且在完全制造的半導體器件中被排除，從而使得所制造的半導體器件和包括該半導體器件的電子裝置能夠具有改善的可靠性，并且因此改善了制造工藝以及所制造的半導體器件和電子裝置的性能。[0086] 圖5是示出根據(jù)一些示例實施例的SEM2的視圖。[0087] 參考圖5，SEM2可以包括電子槍10、聚焦透鏡20、偏轉(zhuǎn)器30、物鏡40、第一電源57、第二電源52、第一能量濾波器58、第二能量濾波器54、第一檢測器55、第二檢測器56、載物臺60和處理器70。[0088] 因為電子槍10、聚焦透鏡20、偏轉(zhuǎn)器30、物鏡40、第二電源52、第二能量濾波器54、第一檢測器55、第二檢測器56、載物臺60和處理器70與參考圖1描述的相同，所以省略其描述。[0089] 根據(jù)一些示例實施例，第一電源57可以將用于使發(fā)射電子EE偏置的電力供應到第一能量濾波器58。根據(jù)一些示例實施例，第一能量濾波器58可以包括高通濾波器。根據(jù)一些示例實施例，第一能量濾波器58可以阻擋發(fā)射電子EE當中的能量小于第一能量E1(參考圖3)的電子。[0090] 根據(jù)一些示例實施例，第一能量濾波器58可以在物鏡40與晶片W之間布置在輸入電子束IEB的路徑上。根據(jù)一些示例實施例，第一能量濾波器58可以位于物鏡40和載物臺60之間。根據(jù)一些示例實施例，除了阻擋一些發(fā)射電子EE之外，第一能量濾波器58還可以向晶片W施加電勢，從而通過SEM2的操作向晶片W發(fā)射感應電荷。根據(jù)一些示例實施例，第一能量濾波器58可以中和晶片W，從而可以改善SEM2測量的可靠性。

[0091] 圖6是示出根據(jù)一些示例實施例的SEM3的視圖。[0092] 參考圖3和圖6，SEM3可以包括電子槍10、聚焦透鏡20、偏轉(zhuǎn)器30、物鏡40、第一電源57、第一能量濾波器58、第一檢測器55、載物臺60和處理器70。[0093] 因為電子槍10、聚焦透鏡20、偏轉(zhuǎn)器30、物鏡40、第一檢測器55、載物臺60和處理器70與參考圖1描述的相同，所以省略其描述。因為除了其操作方法之外，第一電源57和第一能量濾波器58與參考圖5描述的相同，所以將省略冗余描述。[0094] 根據(jù)一些示例實施例，第一電源57可以控制供應到第一能量濾波器58的電力，使得第一能量濾波器58的阻擋能量變?yōu)榈谝荒芰縀1和第二能量E2之一。根據(jù)一些示例實施例，通過在控制第一能量濾波器58的阻擋能量的同時測量晶片W，可以生成發(fā)射電子EE當中的能量大于或等于第一能量E1且小于或等于第二能量E2的電子的晶片W的差分圖像。[0095] 在下文中，將參考圖7至圖9更詳細地描述SEM3的操作。[0096] 圖7是示出根據(jù)一些示例實施例的操作SEM3的方法的流程圖。根據(jù)一些示例實施例，可以至少部分地基于用于控制SEM3和/或其任何部分的處理電路的一個或更多個實例的操作(例如，基于實施SEM3的處理器70的處理電路執(zhí)行指令程序以生成控制信號來控制SEM3的一個或更多個部分)來執(zhí)行圖7所示的方法。[0097] 參考圖3、圖6和圖7，在P21中，可以將第一能量濾波器58的阻擋能量設置為第一能量E1。[0098] 然后，在P22中，通過測量晶片W，可以獲得晶片W的第一圖像。[0099] 然后，在P23中，可以將第一能量濾波器58的阻擋能量設置為第二能量E2。[0100] 然后，在P24中，通過測量晶片W，可以獲得晶片W的第二圖像。[0101] 接著，在P25中，對第一圖像和第二圖像執(zhí)行差分運算(例如，第一差分運算)，從而可以生成晶片W的差分圖像。根據(jù)一些示例實施例，因為第一圖像和第二圖像是在不同時間獲得的，所以第一圖像可以與第二圖像不同。例如，第一圖像和第二圖像可以在晶片W上的不同部分中。[0102] 根據(jù)一些示例實施例，對第一圖像和第二圖像執(zhí)行的差分運算還可以包括基于包括在第一圖像和第二圖像中的圖案使第一圖像與第二圖像對齊。使第一圖像與第二圖像對齊可以包括平行地移動第一圖像和第二圖像之一，使得包括在第一圖像中的第一圖案的像素與包括在第二圖像中的第二圖案的像素處于相同的位置。根據(jù)一些示例實施例，除了使第一圖像與第二圖像對齊之外，可以放大、縮小和旋轉(zhuǎn)第一圖像和第二圖像之一。[0103] 根據(jù)一些示例實施例，可以通過對第一圖像的每個像素的信號值(例如，信號幅度)和第二圖像的相應(或相同)像素的信號值的差分運算來執(zhí)行對第一圖像和第二圖像的差分運算。[0104] 圖8是示出根據(jù)一些示例實施例的操作SEM3的方法的流程圖。根據(jù)一些示例實施例，可以至少部分地基于用于控制SEM3和/或其任何部分的處理電路的一個或更多個實例的操作(例如，基于實施SEM3的處理器70的處理電路執(zhí)行指令程序以生成控制信號來控制SEM3的一個或更多個部分)來執(zhí)行圖8所示的方法。[0105] 參考圖3、圖6和圖8，在P31中，可以將第一能量濾波器58的阻擋能量設置為第一能量E1。[0106] 然后，在P32中，通過測量晶片W，可以獲得晶片W的第一線圖像?？梢酝ㄟ^在與晶片W的頂表面水平的第一方向上將輸入電子束IEB掃描到晶片W上來生成第一線圖像。根據(jù)一些示例實施例，第一線圖像可以在第二方向上僅包括一個像素。因此，第一線圖像在第一方向上的長度可以大于第一線圖像在第二方向上的長度。[0107] 然后，在P33中，可以將第一能量濾波器58的阻擋能量設置為第二能量E2。[0108] 接著，在P34中，通過測量晶片W，可以獲得晶片W的第二線圖像?？梢酝ㄟ^在與晶片W的頂表面水平的第一方向上將輸入電子束IEB掃描到晶片W上來生成第二線圖像。根據(jù)一些示例實施例，第二線圖像可以在第二方向上僅包括一個像素。因此，第二線圖像在第一方向上的長度可以大于第二線圖像在第二方向上的長度。根據(jù)一些示例實施例，可以意圖通過測量晶片W上的相同部分來生成第二線圖像。[0109] 接著，在P35中，對第一圖像和第二圖像執(zhí)行差分運算(例如，第一差分運算)，從而可以生成晶片W的差分圖像。根據(jù)一些示例實施例，因為在不同時間獲得第一線圖像和第二線圖像，所以捕獲第一線圖像的位置可以與捕獲第二線圖像的位置不同。例如，第一線圖像和第二線圖像可以在晶片W上的不同部分中。[0110] 根據(jù)一些示例實施例，對第一線圖像和第二線圖像執(zhí)行的差分運算還可以包括基于包括在第一線圖像和第二線圖像中的圖案使第一線圖像與第二線圖像對齊。使第一線圖像與第二線圖像對齊可以包括平行地移動第一線圖像和第二線圖像之一，使得包括在第一線圖像中的第一圖案的像素與包括在第二線圖像中的第二圖案的像素處于相同的位置。[0111] 根據(jù)一些示例實施例，可以通過對第一線圖像的每個像素的信號值和第二線圖像的相應(或相同)像素的信號值進行差分運算來執(zhí)行對第一線圖像和第二線圖像的差分運算。[0112] 然后，在將輸入電子束IEB的照射位置沿第二方向移動一個像素之后，可以通過重復執(zhí)行P31至P35來獲得后續(xù)行的差分線圖像。如上所述，通過生成多行的差分線圖像并且將它們彼此組合，可以生成差分圖像。作為非限制性示例，描述了在第二方向上僅包括一個像素的差分線圖像的生成。然而，基于這里給出的描述，本領域技術人員可以容易地生成包括在第二方向上的兩個或更多個像素和在第一方向上的更多數(shù)量的像素的差分線圖像。[0113] 圖9是示出根據(jù)一些示例實施例的操作SEM3的方法的流程圖。根據(jù)一些示例實施例，可以至少部分地基于用于控制SEM3和/或其任何部分的處理電路的一個或更多個實例的操作(例如，基于實施SEM3的處理器70的處理電路執(zhí)行指令程序以生成控制信號來控制SEM3的一個或更多個部分)來執(zhí)行圖9所示的方法。[0114] 參考圖3、圖6和圖9，在P41中，可以將第一能量濾波器58的阻擋能量設置為第一能量E1。[0115] 然后，在P42中，通過測量晶片W并且檢測來自晶片W上的第一點的發(fā)射電子EE，可以獲得第一信號。[0116] 然后，在P43中，可以將第一能量濾波器58的阻擋能量設置為第二能量E2。[0117] 然后，在P44中，通過測量晶片W并且檢測來自晶片W上的第一點的發(fā)射電子EE，可以獲得第二信號。[0118] 然后，在P45中，可以對第一信號和第二信號執(zhí)行差分運算(例如，第一差分運算)。可以通過對第一信號和第二信號執(zhí)行的差分運算來生成差分信號。第一信號和第二信號用于晶片W上的第一點，并且差分信號可以為差分圖像的一個像素的值。在當前示例中，通過對晶片W上的多個位置重復執(zhí)行P41到P45，可以生成晶片W的差分圖像。[0119] 圖10是示出根據(jù)一些示例實施例的制造半導體器件的方法的流程圖。根據(jù)一些示例實施例，可以至少部分地基于用于控制一個或更多個器件和/或其任何部分的處理電路的一個或更多個實例的操作(例如，基于執(zhí)行指令程序以生成控制信號來控制一個或更多個半導體器件制造裝置)來執(zhí)行圖10所示的方法。[0120] 圖11A、圖11B、圖11C、圖11D、圖11E和圖11F是示出根據(jù)一些示例實施例的制造半導體器件的方法的截面圖。根據(jù)一些示例實施例，可以至少部分地基于用于控制一個或更多個器件和/或其任何部分的處理電路的一個或更多個實例的操作(例如，基于執(zhí)行指令程序以生成控制信號來控制一個或多個半導體器件制造裝置)來執(zhí)行圖11A至圖11E所示的方法。[0121] 參考圖10和圖11A，在P210中，可以提供襯底101、外圍電路、公共源極線板CSL、第一半導體層201A和第二半導體層201B以及中間犧牲層202。[0122] 可以在襯底101上限定其中形成有存儲單元的單元陣列區(qū)域CAR和用于接觸單元柵電極的接觸區(qū)域CNTR。單元陣列區(qū)域CAR可以基本上具有矩形布局，并且接觸區(qū)域CNTR可以位于單元陣列區(qū)域CAR的一端或兩端處。[0123] 這里，將與襯底101的頂表面垂直的方向定義為Z方向，并且將與襯底101的頂表面平行且彼此垂直的兩個方向分別定義為X方向和Y方向。[0124] 形成外圍電路的工藝可以包括在襯底101中形成器件隔離層102的工藝、在襯底101中形成p阱區(qū)和n阱區(qū)的離子注入工藝、形成外圍晶體管110的工藝以及形成外圍電路布線線路的金屬布線工藝。

[0125] 根據(jù)一些示例實施例，襯底101可以包括諸如單晶硅(Si)或單晶鍺(Ge)的半導體材料?？梢栽谝r底101中形成限定有源區(qū)域和無源區(qū)域的溝槽，并且可以形成填充溝槽的器件隔離層102。[0126] 在金屬布線工藝中，通過將導電材料圖案化并且提供絕緣材料，形成處于不同高度的多個外圍導電圖案131、133和135以及將處于不同高度的多個外圍導電圖案131、133和135彼此連接的外圍導電通路141、143和145。因此，外圍晶體管110可以連接到存儲單元。[0127] 可以在第一半導體層201A上提供包括絕緣材料的中間犧牲層202。根據(jù)一些示例實施例，中間犧牲層202可以包括氧化硅、氮化硅和氮氧化硅中的一種。根據(jù)一些示例實施例，中間犧牲層202可以對下面描述的絕緣層220(參考圖11B)具有高蝕刻選擇性。[0128] 然后，在將中間犧牲層202圖案化以去除中間犧牲層202的一部分之后，可以共形地提供第二半導體層201B。因此，第一半導體層201A可以在去除了中間犧牲層202的部分中接觸第二半導體層201B。[0129] 然后，可以形成中間絕緣層210。形成中間絕緣層210的工藝可以包括蝕刻公共源極線板CSL、第一半導體層201A、中間犧牲層202和第二半導體層201B使得下絕緣層150的頂表面暴露的工藝以及充分地提供絕緣材料以填充通過執(zhí)行蝕刻工藝形成的開口并且執(zhí)行平坦化使得第二半導體層201B的頂表面暴露的工藝。根據(jù)一些示例實施例，中間絕緣層210可以包括氧化硅、氮化硅或氮氧化硅。然而，本發(fā)明構思不限于此。

[0130] 參考圖10和圖11B，在P220中，可以形成包括交替堆疊的絕緣層220和犧牲層230的模制件MLD以及溝道結構250和支撐結構250S。[0131] 模制件MLD可以包括彼此交替堆疊的絕緣層220和犧牲層230。根據(jù)一些示例實施例，絕緣層220和犧牲層230可以包括不同的材料。根據(jù)一些示例實施例，絕緣層220可以對犧牲層230具有高蝕刻選擇性。[0132] 例如，當絕緣層220包括氧化硅時，犧牲層230可以包括未摻雜的多晶硅或氮化硅。在另一示例中，當絕緣層220包括氮化硅時，犧牲層230可以包括未摻雜的多晶硅或氧化硅。例如，當絕緣層220包括未摻雜的多晶硅時，犧牲層230可以包括氮化硅或氧化硅。[0133] 包括在模制件MLD中的絕緣層220和犧牲層230可以在接觸區(qū)域CNTR上構成階梯結構。在階梯結構中，更靠近襯底101的犧牲層230比遠離襯底101的犧牲層230水平地突出得更多，并且更靠近襯底101的絕緣層220比遠離襯底101的絕緣層220水平地突出得更多。[0134] 根據(jù)一些示例實施例，可以形成用于將最上面的犧牲層230與第二最上面的犧牲層230水平地分開的串選擇線切口SLC，并且可以用絕緣材料填充通過形成串選擇線切口SLC而凹陷的空間。[0135] 根據(jù)一些示例實施例，可以形成用于覆蓋模制件MLD的階梯結構的第一上絕緣層271。第一上絕緣層271可以包括絕緣材料。

[0136] 然后，在通過光刻工藝在模制件MLD上提供光刻膠層和硬掩模層之后，可以通過使用光刻膠層和硬掩模層作為蝕刻掩模來形成多個孔。多個孔可以在Z方向上延伸。然后，通過順序地提供柵極絕緣材料層、溝道材料層和掩埋絕緣材料層并且執(zhí)行回蝕工藝使得第一上絕緣層271的頂表面暴露，可以使填充多個孔的材料層分開。然后，在進一步去除多個孔中的掩埋絕緣材料層的上部之后，可以沉積與溝道材料層相同的材料。因此，溝道層253可以覆蓋掩埋絕緣層255的頂表面，并且支撐溝道層253S可以覆蓋支撐掩埋絕緣層

255S的頂表面。因此，可以形成接觸下面描述的第二導電通路287(參考圖11F)的焊盤。

[0137] 根據(jù)一些示例實施例，柵極絕緣層251和支撐柵極絕緣層251S可以具有共形厚度。根據(jù)一些示例實施例，柵極絕緣層251可以構成多個溝道結構250中的每一者的底表面和外表面，并且支撐柵極絕緣層251S可以構成多個支撐結構250S中的每一者的底表面和外表面。根據(jù)一些示例實施例，柵極絕緣層251可以使溝道層253與柵電極240絕緣。[0138] 根據(jù)一些示例實施例，柵極絕緣層251和支撐柵極絕緣層251S均可以包括具有共形厚度的多個層。根據(jù)一些示例實施例，柵極絕緣層251和支撐柵極絕緣層251S均可以包括隧道絕緣層、電荷存儲層和阻擋絕緣層。在一些情況下，可以在柵極絕緣層251和柵電極240之間進一步布置阻擋金屬層。

[0139] 隧道絕緣層可以包括氧化硅、氧化鉿、氧化鋁、氧化鋯或氧化鉭。電荷存儲層可以是其中存儲從溝道層253隧穿的電子的區(qū)域，并且可以包括氮化硅、氮化硼、氮化硅硼或摻雜有雜質(zhì)的多晶硅。阻擋絕緣層可以包括氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鋯和氧化鉭的單層或堆疊層。然而，阻擋絕緣層的材料不限于此，并且可以包括具有高介電常數(shù)的介電材料。[0140] 根據(jù)一些示例實施例，溝道層253可以填充由柵極絕緣層251限定的空間的一部分。形成在柵極絕緣層251的內(nèi)壁上的溝道層253可以具有共形厚度。根據(jù)一些示例實施例，溝道層253的上部可以具有比溝道層253的側(cè)壁的厚度大的厚度。支撐溝道層253S也可以具有與溝道層253的截面形狀類似的截面形狀。[0141] 柵極絕緣層251、溝道層253和掩埋絕緣層255可以構成多個溝道結構250中的每一者，并且支撐柵極絕緣層251S、支撐溝道層253S和支撐掩埋絕緣層255S可以構成多個支撐結構250S中的每一者。[0142] 根據(jù)一些示例實施例，多個溝道結構250和支撐結構250S均可以是在Z方向上延伸的圓柱體的形式。根據(jù)一些示例實施例，多個溝道結構250和支撐結構250S均可以具有在Z方向上朝向基板101減小的寬度。[0143] 參考圖10和圖11C，在P230中，可以形成字線切口WLC和第三半導體層201C。[0144] 在形成字線切口WLC之前，可以提供覆蓋模制件MLD和第一上絕緣層271的第二上絕緣層273。字線切口WLC可以通過例如光刻工藝和干法蝕刻工藝形成。模制件MLD的一部分可以通過形成字線切口WLC而彼此水平地分開。[0145] 為了形成第三半導體層201C，在字線切口WLC上提供襯墊之后，通過去除襯墊的下部(例如，處于與中間犧牲層202(參考圖11B)的高度相同的高度處的部分)，可以暴露中間犧牲層202(參考圖11B)。根據(jù)一些示例實施例，形成在字線切口WLC上的襯墊可以包括對中間犧牲層202具有高蝕刻選擇性的材料(參考圖11B)。襯墊可以是在去除中間犧牲層202的工藝中保護模制件MLD上的犧牲層230的層(參考圖11B)。然后，可以通過濕法蝕刻工藝去除中間犧牲層202(參考11B)。

[0146] 即使當去除中間犧牲層202(參考圖11B)時，因為第一半導體層201A和第二半導體層201B部分地接觸，所以可以防止第一半導體層201A和第三半導體層201C以及布置在其上的模制件MLD塌陷。[0147] 如上所述，第三半導體層201C可以是通過使用與第一半導體層201A和第二半導體層201B相同的摻雜劑摻雜有基本上相同濃度的多晶硅。因為柵極絕緣層251的一部分與中間犧牲層202(參考圖11B)一起被去除，所以第三半導體層201C可以接觸溝道層253。因此，可以形成其中多個溝道結構250可以充當存儲單元的電荷轉(zhuǎn)移路徑。在形成第三半導體層201C之后，可以去除襯墊。[0148] 然后，參考圖8、圖11C和圖11D，在P240中，可以形成柵電極240，并且可以提供填充字線切口WLC的第三上絕緣層275。[0149] 根據(jù)一些示例實施例，因為犧牲層230對絕緣層220以及第一半導體層201A、第二半導體層201B和第三半導體層201C具有高蝕刻選擇性，所以可以通過諸如濕法蝕刻的各向同性蝕刻來去除犧牲層230。此時，可以不去除與字線切口WLC分開大于或等于設定距離的距離的犧牲層230。[0150] 根據(jù)一些示例實施例，在提供足以充分地填充去除了犧牲層230的空間的導電材料之后，可以通過諸如濕法蝕刻的各向同性蝕刻來去除形成在字線切口WLC中的導電材料。因此，可以提供包括柵電極240和柵電極240之間的絕緣層220的堆疊結構SS。[0151] 根據(jù)一些示例實施例，處于距襯底101相同的垂直高度處的柵電極240可以通過字線切口WLC分開。另外，最上層的柵電極240可以通過串選擇線切口SLC分開。[0152] 然后，可以提供填充字線切口WLC并且覆蓋第二上絕緣層273的第三上絕緣層275。根據(jù)一些示例實施例，在將處于不同垂直高度處的柵電極240分開的工藝中，柵電極

240可以橫向地凹陷，并且第三上絕緣層275可以填充凹陷。

[0153] 然后，參考圖10、圖11D和圖11E，在P250中，可以形成第一接觸孔H1和第二接觸孔H2。[0154] 第一接觸孔H1和第二接觸孔H2可以通過高縱橫比的光刻工藝和離子蝕刻工藝形成。根據(jù)一些示例實施例，可以在執(zhí)行用于形成第一接觸孔H1的第一光刻工藝和第一離子蝕刻工藝之后，執(zhí)行用于形成第二接觸孔H2的第二光刻工藝和第二離子蝕刻工藝。[0155] 第一接觸孔H1可以暴露公共源極線板CSL的頂表面和外圍導電圖案135的頂表面之一。每個第二接觸孔H2可以暴露接觸區(qū)域CNTR中的每個柵電極240的頂表面。[0156] 如上所述，接觸區(qū)域CNTR中的柵電極240可以構成階梯結構，使得每個柵電極240可以在Y方向上從柵電極240中的上方的柵電極突出。例如，如至少圖11D和圖11E所示，在Z方向上位于至少一個柵電極240下方的每個柵電極240可以在Y方向上從柵電極的上方的柵電極240突出。因此，每個第二接觸孔H2可以暴露柵電極240當中的垂直疊加的柵電極240中的最上面的柵電極240的頂表面。

[0157] 然后，參照圖1、圖10和圖11E，在P260中，可以測量第二接觸孔H2。[0158] 可以通過參考圖2和圖7至圖9描述的方法中的一種來測量第二接觸孔H2?？梢酝ㄟ^測量第二接觸孔H2來評估第二接觸插塞283(參考圖11F)的短路故障的風險。根據(jù)一些示例實施例，可以通過測量第二接觸孔H2來確定第二接觸孔H2是否被過度蝕刻。根據(jù)一些示例實施例，通過測量第二接觸孔H2，可以確定每個第二接觸孔H2是否使垂直疊加的柵電極240中的最上面的柵電極240下方的一個柵電極240的頂表面暴露。[0159] 例如，參考圖4A至圖4C，P260處的測量可以包括測量如圖11E所示的半導體器件的圖像(例如，半導體器件的至少暴露第二接觸孔H2的上表面的圖像)，該圖像可以是基于執(zhí)行參考圖2和圖7至圖9描述的任何一種方法生成的差分圖像，其中，測量可以包括測量圖像中的暴露的第二接觸孔H2的層以確定是否存在限定一個或更多個第二接觸孔H2的下部的斜面(例如，對應于圖4A至圖4C所示的斜面IL2S)。基于根據(jù)執(zhí)行參考圖2和圖7至圖9描述的任何一種方法將圖像生成為差分圖像，圖像可以是作為對于第一能量E1(參考圖3)與第二能量E2(參考圖3)之間的能帶中的電子的圖像(例如，基于所述電子的圖像)的差分圖像，因此可以對來自具有距圖11E所示的器件的上表面的中間深度的結構(例如，一個或更多個層220的斜面，該斜面對應于圖4A至圖4C所示的斜面IL2S)的電子具有改善的靈敏度?？梢詫Σ罘謭D像進行處理，以基于識別暴露的第二接觸孔H2中的絕緣層220的暴露側(cè)壁與柵電極240和/或?qū)?71、273和/或275的暴露側(cè)壁之間的對比度來識別絕緣層220中的上述斜面的存在，其中，對比度(如圖4C所示)可以使得能夠確定暴露的絕緣層220的成像的斜面指示第二接觸孔H2的過度蝕刻以在單個第二接觸孔H2中暴露至少兩個柵電極240(例如，基于將第二接觸孔H2中的暴露的絕緣層220的成像的斜面識別為中心暴露的下方柵電極240與暴露的上方的柵電極240之間的環(huán)形圖案，其中，基于圖像是如本文描述的差分圖像，在第二接觸孔H2中暴露的絕緣層220的斜面可以相對暴露的柵電極層240具有改善的對比度，從而第二接觸孔H2被確定為被過度蝕刻以暴露下方的柵電極240)。因此，S260處的測量可以包括確定任何第二接觸孔H2是否被過度蝕刻。[0160] 然后，參考圖10、圖11E和圖11F，在P270中，可以形成第一接觸插塞281和第二接觸插塞283。[0161] 可以在第一接觸孔H1中分別形成第一接觸插塞281。一些第一接觸插塞281可以接觸公共源極線板CSL的頂表面，并且其他第一接觸插塞281可以接觸外圍導電圖案135的頂表面。每個第二接觸插塞283可以接觸處于不同高度處的各個柵電極240的頂表面。[0162] 第一接觸插塞281和第二接觸插塞283可以通過下述操作來形成：沉積具有高階梯覆蓋率的導電材料(諸如鎢)并且執(zhí)行平坦化工藝來形成，使得第一接觸孔H1和第二接觸孔H2中的導電材料可以分開。[0163] 然后，在第一接觸插塞281和第二接觸插塞283以及第三上絕緣層275上提供第四上絕緣層277之后，可以執(zhí)行另外的布線工藝。因此，可以提供連接到第一接觸插塞281和第二接觸插塞283的第一導電通路285、連接到溝道結構250的第二導電通路287以及形成在第一導電通路285和第二導電通路287上的導電圖案290。[0164] 這里，連接到溝道結構250的導電圖案290可以包括位線，并且連接到柵電極240的導電圖案290可以包括字線。[0165] 在一些示例實施例中，可以基于在S260處確定所測量的第二接觸孔H2是否被過度蝕刻來選擇性地執(zhí)行操作P270。例如，由于基于處理基于執(zhí)行圖2和圖7至圖9的方法之一而生成的至少一個差分圖像來執(zhí)行測量，響應于在S260處確定出圖11E所示的器件的第二接觸孔H2都沒有被過度蝕刻，然后可以響應地執(zhí)行操作P270以形成第一接觸插塞281和第二接觸插塞283。在另一示例中，由于基于處理基于執(zhí)行圖2和圖7至圖9的方法之一而生成的至少一個差分圖像來執(zhí)行測量，響應于在S260處確定出圖11E所示的器件的一個或更多個第二接觸孔H2被過度蝕刻，然后可以避免對半導體器件執(zhí)行操作P270，并且可以在重新測量之前將半導體器件選擇性地丟棄或?qū)雽w器件流轉(zhuǎn)以進行第二接觸孔H2的翻新和/或修復(例如，重復執(zhí)行P260以生成翻新/修復的半導體器件的圖像)。因此，基于在P260處測量器件，可以減小或防止在過度蝕刻的第二接觸孔H2中形成接觸插塞283的可能性，從而可以減小或防止根據(jù)包括圖10和圖11A至圖11F所示的方法的工藝制造的半導體器件在過度蝕刻的第二接觸孔H2中具有接觸插塞283的可能性。因此，根據(jù)圖10和圖11A至圖11F所示的方法制造的半導體器件可以減小或防止第二接觸插塞283可能接觸兩個柵電極層240并且由于接觸第二接觸插塞283的兩個柵電極層240之間的短路而經(jīng)歷短路故障的可能性。因此，由于該方法包括基于使用由根據(jù)任何示例實施例的SEM生成的差分圖像測量第二接觸孔H2并且依據(jù)根據(jù)任何示例實施例的檢查晶片的方法(例如，根據(jù)圖2和/或圖7至圖9中的至少一幅圖的方法)來選擇性地形成第二接觸插塞283，根據(jù)圖10和圖11A至圖11F所示的方法制造的半導體器件以及包括這種半導體器件的任何電子設備可以至少部分地基于給定的第二接觸插塞283中的柵電極層240之間的短路的可能性降低而具有改善的可靠性并且因此具有改善的性能。[0166] 雖然已經(jīng)參考本發(fā)明構思的一些示例實施例具體示出并描述了本發(fā)明構思，但是將理解的是，在不脫離所附權利要求的精神和范圍的情況下，可以在其中進行形式和細節(jié)上的各種改變。